轉載從: Tech News 科技新報
晶圓代工台積電業績再進補！重要客戶之一 FPGA 廠商賽靈思（Xilinx）宣布，推出採用台積電 16 奈米製程，全球容量最大的 Virtex UltraScale+ VU19P FPGA，擴展旗下 Virtex UltraScale+ 系列產品。
根據賽靈思表示，VU19P 內含 350 億個電晶體，擁有有史以來單顆元件上最高的邏輯密度與 I/O 數，用以支援未來最先進的 ASIC 與 SoC 技術之模擬（emulation）與原型開發，亦能支援測試、量測、運算、網路以及航太與國防等相關應用。
賽靈思進一步指出，VU19P 擁有 900 萬個系統邏輯單元，並且搭配高達每秒 1.5 Terabit 的 DDR4 記憶體頻寬、加上高達每秒 4.5 Terabit 的收發器頻寬及超過 2,000 個使用者 I/O，不但能促成現今最複雜 SoC 的原型開發與模擬，還能支援各種複雜的新興演算法的開發，包括用在人工智慧（AI）、機器學習（ML）、視訊處理及感測器融合等領域的演算法。
另外，VU19P 的容量比前一代業界最大容量的「20 奈米 Virtex UltraScale 440 FPGA」高出 1.6 倍。賽靈思產品線行銷與管理資深總監 Sumit Shah 表示，VU19P不 僅能協助開發者加速硬體驗證，還能助其在 ASIC 或 SoC 可用之前就率先進行軟體整合。這是賽靈思刷新世界紀錄的第 3 代 FPGA，前兩代分別為 Virtex-7 2000T 與 Virtex UltraScale VU440，現在則推出 Virtex UltraScale+ VU19P。而且，伴隨此次新產品的推出，將不僅是精進的晶片技術，賽靈思還為之提供了穩定且經驗證的工具與 IP 支援。
針對相關驗證的工具與 IP 支援部分，賽靈思也指出，藉由一系列廣泛的除錯（debug）、可視性工具（visibility tools）與 IP 支援，VU19P 為客戶快速設計與驗證新一代的應用與技術，並提供了一個全方位的開發平台。而且，在軟硬體的協同驗證讓開發者能在取得實體元件前，就先著手軟體與客製化功能的建置。此外，透過運用賽靈思 Vivado 設計套件能協同最佳化設計流程，以降低成本與投片風險、改善效率並縮短上市時程。至於，VU19P的上市時間將會在 2020 年的秋季，開始對客戶供貨。
（首圖來源：賽靈思）